لایب سان

This book is a collection of short articles on various aspects of FPGA design: synthesis, simulation, porting ASIC designs, floorplanning and timing closure, design methodologies, performance, area and power optimizations, RTL coding, IP core selection, and many others. The book is intended for system architects, design engineers, and students who want to improve their FPGA design skills. Both novice and seasoned logic and hardware engineers can find bits of useful information. This book is written by a practicing FPGA logic designer, and contains a lot of illustrations, code examples, and scripts. Rather than providing information applicable to all FPGA vendors, this book edition focuses on Xilinx Virtex-6 and Spartan-6 FPGA families. Code examples are written in Verilog HDL. All code examples, scripts, and projects provided in the book are available on accompanying website: http://outputlogic.com/100_fpga_power_tips

چکیده فارسی

این کتاب مجموعه‌ای از مقالات کوتاه در مورد جنبه‌های مختلف طراحی FPGA است: ترکیب، شبیه‌سازی، انتقال طرح‌های ASIC، برنامه‌ریزی کف و بسته شدن زمان‌بندی، روش‌شناسی طراحی، عملکرد، بهینه‌سازی منطقه و قدرت، کدگذاری RTL، انتخاب هسته IP، و بسیاری از موارد دیگران. این کتاب برای معماران سیستم، مهندسان طراحی و دانشجویانی که می خواهند مهارت های طراحی FPGA خود را بهبود بخشند در نظر گرفته شده است. هم مهندسان منطق و سخت افزار مبتدی و هم با تجربه می توانند اطلاعات مفیدی پیدا کنند. این کتاب توسط یک طراح منطق FPGA که تمرین می کند نوشته شده است و شامل بسیاری از تصاویر، نمونه کد و اسکریپت است. به جای ارائه اطلاعات قابل اجرا برای همه فروشندگان FPGA، این نسخه کتاب بر خانواده های Xilinx Virtex-6 و Spartan-6 FPGA تمرکز دارد. نمونه کد در Verilog HDL نوشته شده است. همه نمونه‌های کد، اسکریپت‌ها و پروژه‌های ارائه‌شده در کتاب در وب‌سایت همراه موجود است: http://outputlogic.com/100_fpga_power_tips